FPGA培训
  首页 FPGA培训 北京FPGA培训 成都FPGA培训 四川FPGA培训 深圳FPGA培训 广州FPGA培训 广东FPGA培训 西安FPGA培训 陕西FPGA培训
空白
空白
技  术  频  道
        嵌入式系统     电源管理
        3G手机     汽车电子
        数字电视     消费电子
        传感器     通信技术
        工业控制     测试测量
        可编程逻辑     中国RoHS
        DSP与MCU     无源元件
        电子制造     模拟电路
哈佛结构  运算放大器  非结晶硅太阳电池
DSP MCU双核  数据转换器  MODEM
专用型DSP   检波器   通用型DSP
请您来编写词条                     更多>>
无线电台中DS/D-MPSK调制解调器 FPGA实现
谭 进,陈 勇,查光明
(电子科技大学 四川 成都 610054)

1引 言

DS/D-MPSK(直接序列扩频, 差分编码 多进制相移键控)调制方式具有频谱利用率高, 抗干扰能力强, 保密性能好等优点,  因此,研究DS/D-MPSK 调制和解调技术就具有重要 理论意义和实用价值, 

DS/D-MPSK 调制和解扩解调通常是用专用集成芯片(ASIC)来完成,但是其功能单一,应用不灵活,  文中采用高速大容量FPGA作为硬件平台 核心部分,通过软件编程,实现信号 扩频调制和解扩解调,  与常规方法不同 是,该方案直接在中频上进行数字信号处理,不要进行数字下变频,也不需要进行伪码同步捕获和载波提取,易于数字实现,  同时还给出了各项设计参数指标,并对所提出 设计方案进行了仿真以及硬件实现, 

2 DS/D-MPSK调制和解扩解调 原理

通用 DS/D-MPSK调制和解扩解调 原理框图如图1所示,  其中,上方为调制部分,下方为解扩和解调部分,  ADC之后和DAC之前 功能全部由一片FPGA来实现, 

调制部分主要完成差分编码, 扩频, 数据分路及相位映射, 整型滤波, 内插滤波和正交调制等功能,  其中,NCO(数控振荡器)直接进行数字频率合成,产生I,Q两路正交数字载波,  FPGA产生 数字调制信号经过DA转换和带通滤波,即可得到DS/D-MPSK调制信号, 

解扩和解调部分主要完成AD采样, 成型滤波, 匹配滤波, 延时差分解调以及判决等功能,  解扩和解调是扩频通信 核心技术之一,也是本文研究 重点,  各种进制 DS/D-MPSK解扩和解调 基本原理相同,DS/D-BPSK相当于DS/D-QPSK 一路,DS/D-8PSK仅比DS/D-QPSK多了一路能量控制信号,  所以本文就以最有代表性 DS/D-QPSK为例进行讨论, 

设DS/D-QPSK 基带数据为{an),差分编码后 数据为{dn),  若用'+1'表示'1','-1'表示'0',则有:

然后直接在中频进行带通采样,采样频率取伪码速率 K倍(K为正整数),即为KRc,  这样在每个伪码码元内刚好进行了K次采样,从而可以保证收端 伪码时钟与发端 伪码时钟相位相差为任意值时,总能采到满足数字匹配滤波器输入信噪比要求 码片样值,  这样伪码时钟可以由本地异步产生,省去了伪码同步时钟恢复电路,并大大提高了电路 稳定性, 

由于AD采样 相位是随机 ,所以可以在采样信号中增加一个初始相位φi,  由于采样速率和中频ωc均为伪码速率 整数倍,所以每隔K次采样φi就重复一次,即φi有K种取值,且φi依次滞后2πM/K,  采样数据 表达式为:

将AD采样得到 数据通过数字匹配滤波器进行解扩,  数字匹配滤波器 I路结构如图2所示,Q路 结构完全相同,  现仅以I路为例进行分析, 

由图2可见,数字匹配滤波器每隔K个点取一个数据,共取N个数据,然后进行相关求和:

由于I,Q两路伪码 互相关性很小,所以式(5)中第二项 值很小,相对于第一项 相关峰值来说可以忽略不计,  当n为N 倍数时,第一项刚好相关,得到 相关峰值为:

式(6)中,RI(0)为I路伪随机码 自相关值,  由式(6)可见,相关峰中已不再包含伪码,即实现了解扩,  图3是用Verilog代码在FPGA中实现数字匹配滤波器时经仿真得到 相关峰, 
将数字匹配滤波器输出 相关峰延时一个基带数据 码元宽度,即NTc之后,与当前相关值峰相乘得:

由此可见,延时相乘刚好实现了解调和解差分,  图4是Verilog代码仿真得到 延时差分解调后 相关峰,负相关峰表示'1',正相关峰表示'0', 
为了提高抗干扰能力,可以把I,Q两路 相关值累加求和后再进行判决,  经过判决,就可以恢复出基带数据和时钟, 

3 DS/D-MPSK通用数宇调制和解扩解调器 具体实现方案

本方案已经应用于某军用数字超短波电台中,其具体 实现框图如图5所示, 

其中,FPGA选用 是Xilinx公司 XC2VP20,200万门 高端产品,标称频率为400 MHz,  NCO 时钟频率较高,达到160~240 MHz,  DSP选用 是TI公司 TMS320VC5510,FLASH选用 是Spansion公司 S29GL128N,16 MB 容量,存放DS/D-BPSK,DS/D-QPSK和DS/D-8PSK等多种模式 FPGA配置文件,  CPLD选用 是Xilinx公司 XC9572XL,  DSP主要完成对FLASH 读写工作,并且根据模式切换信号,配合CPLD完成对FPGA 动态配置, 

4实际测试结果

图6是在中频20.48 MHz上通过Agilent 89600矢量信号分析仪测到 DS/D-QPSK信号 星座图, 眼图, 频谱图和统计数据,其频差为1.8 Hz,相差为876毫度,I,Q平衡度为-20 dB,  图7是中频为21.76 MHz DS/D-8PSK信号混频到280 MHz经声表面波滤波器后测到 星座图, 眼图, 频谱图和统计数据,其频差为-0.75 Hz,相差为3°,I,Q平衡度为-21 dB, 

5结语

从以上 测试结果可以看出,本文提出 DS/D-MPSK通用数字调制和解扩解调器在实际应用中取得了良好 效果,证明了本方案是正确 , 可行 和稳定可靠 , 



 
本文摘自《现代电子技术》
版权所有2010 备案号:沪ICP备05030316号