FPGA培训
　 首页 FPGA培训 北京FPGA培训 成都FPGA培训 四川FPGA培训 深圳FPGA培训 广州FPGA培训 广东FPGA培训 西安FPGA培训 陕西FPGA培训
空白
   首页 > FPGA四川 >正文
低偏斜低陡动零延迟1：10时钟分配驱动器
2002年12月25日 11:35     
FPGA成都    
PCKV857A:高性能低偏斜(小于100ps)低陡动(小于100ps)零延迟1：10时钟驱动器，时钟输出由输入时钟，反馈时钟和模拟功率输入控制，有三态输出，适合于DDR SDRAM 时钟分配，工作电压2.2V-2.7V,TSSOP-48he1TVSOP-48封装，可用在DDR 266，300和300 DIMM中
　
本新闻留言共0条 
　
北京FPGA培训,　    Copyright 2010 FPGA培训版权所有     
版权所有2010 备案号:沪ICP备05030316号